

19日本国特許庁(JP)

① 特許出願公開

⑩公開特許公報(A)

平3-147375

Int. Cl. 3

識別記号

庁内整理番号

❸公開 平成3年(1991)6月24日

H 01 L 29/93

Z C

7638-5 F 7514-5 F

審査請求 未請求 請求項の数 1 (全11頁)

❷発明の名称

可変容量素子

②特 類 平1--284948

20出 願 平1(1989)11月2日

⑩発 明 者 野 尻

秀 智

神奈川県横浜市神奈川区宝町2番地 日産自動車株式会社

内

切出 願 人 日産自動車株式会社

神奈川県横浜市神奈川区宝町2番地

砂代 理 人 弁理士 三好 秀和

外1名

明 細 貸

1. 発明の名称 可変容量素子

2. 特許請求の範囲

半導体基板に、結晶面選択エッチングを含むエッチングにより形成された断面逆三角形の領域における傾斜状側面部が絶縁された島状領域を形成し、パイアス電圧に応じて前記半導体基板の深さ方向に拡がる空乏層を可変容量として利用する可変容量が設めた形成してなることを特徴とする可変容量案子。

3. 発明の詳細な説明

(発明の目的)

(産業上の利用分野)

この発明は、バイアス電圧に応じて半導体内に 拡がる空乏層幅を可変容量として利用する可変容 量素子に関する。

(従来の技術)

可変容量名子の第1の従来例としては第10図 に示すような可変容量ダイオードがある (特開昭

56-26477号公報)。この従来例は、高級 度 N 型 暦 4 1の上に1×10 1 4 / c m 3 程度の 低渡度エピタキシャル暦42を有する半導体基板 43が単備され、その半導体基板43の主面に、 まずP型の不純物が退択的に多母にドープされて、 所要面積で且つ比較的浅い P ↑ 領域 4 4 が形成さ れている (同図句)。 P* 領域 4 4 中には、領域 を映めて例えばリンイオンをイオン注入すること により、P* 領域44よりも深いN型拡散暦45 が形成されている(同図(b)。次いで、N型拡散 暦 4 5 よりも領域を挟めて同様にリンイオンをイ オン注入することにより、そのN型拡散層45ょ りもさらに深いN型拡散層46が形成されている。 さらに、N型拡散局46よりも領域を狭めてリン イオンをイオン注入することにより、N型拡散局 46よりも深いN型拡散層47が形成されている。 以上のような処理が順次模談されて同図(c)に示す ような拡散層断面を有する構造が造られている。 最後に、酸化膜48、電極49、50及び表面保 題 膜 51 が 形 成 さ れ て 可 変 容 旦 ダ イ オ ー ド が 完 成

されている(同図は)。

以上のことから、この可変容量ダイオードの C - V 特性は、第11 図に示すように、直線状の急激な容量変化比を持つ特性を示すことになる。

しかし、第1の従来例の可変容型ダイオードは、 所望の拡散陽断面形状を得るために複数回の拡散 工程を必要とするため、製造プロセスが非常に複

は周辺部で決められ、十分な耐圧がとれなくなってしまう。

これに対処するようにした第3の従来例として、 第13図に示すような可要容量ダイオードがある。 この従来例では、P* 腊ち9が、拡散によりN型 暦60よりも広い面積に形成され、その周辺部 c がN-暦53に形成されるようになっている。こ の場合には、接合の暦辺部cはP*N 一接合とな り、耐圧は中央部bのP・N接合で決まるように なる。このような特造のダイオードに逆パイアス 電圧を印加すると、中央部の P * N接合の空乏圏 dは主としてN型的60側に形成され、P*N-接合の空乏局 e は主として N 「層 5 3 側に形成さ れるようになる。このとき、本来のP・N接合に よる空乏層はだけが容固に寄与するのではなく、 周辺部のP*N-接合による空乏層 e も容量に影 目を与える。このため、十分な容益変化幅がとれ なくなるという問題が生じる。また、NT暦53 は不能物温度が低いため、周辺部の空乏層eはN 型層60の空乏暦はよりも拡がりが大きく、先に

雑となり、製造コストが上り、また歩留り低下を引起して現実性に乏しい。

これに対し、第2の従来例として第12図に示すようなプレーナ構造の可変容量ダイオードがある。高濃度のN・暦52の上に、エピタキシャル成長により低濃度のN・暦53が形成されている。N・暦53にはそれよりも高濃度のN・暦55が拡散により形成されている。P・暦56の上には、1000により形成されている。F・暦56の上には金属電極57が形成されている。58は保護膜である。

この可変容量ダイオードの逆バイアス時の耐圧は、N型隔55とP・隔56により形成される
P・N接合で決まる。N型隔55は拡散により形成されているので、半導体基板54の表面近では は 遺皮が高いが深くなるに従い低海度になる。 従って P・N接合の周辺部 a では P・N・接合になってしまう。そして 周辺部 a では 接合の 中央 配圧

N・暦52に到達してしまう。これは容量変化比を悪くするだけでなく、耐圧も低下させてしまう。そして、これを防止するため、N「暦53の厚みを増すと、直列抵抗が増大して可変容量ダイオードのQを低下させてしまうことになる。

以上の問題を解決するようにした第5の従来例

として第15図に示すようなものがある(特闘服 63-15476号公報)。この従来例では、 N*- * 層74上にN - 層75、N層76、P * * 原77が順に形成された半導体基板78中に、反 応性イオンエッチング等により、複数の満79、 80がN・・ 腊74に至る深さに形成されこの海 79、80の内面に酸化腺81が形成されて、空 乏腐の横方向への拡がりが防止されている。しか し、この従来例では、泉子の特性や衆子間のはら つきは、滑79、80の加工精度で決まり、一般 にこのような消79、80は反応性イオンエッチ ングで形成されるが、寸法シフト量や滴79、 80の垂直性精度等が満79、80が深くなるに 従い十分制御することが困難となるため、特性の そろった弟子を製造することが困難であるという 問題があった。従って、製造後に選別を十分に行 う必要があり、それに伴いコスト商になっていた。 (発明が解決しようとする課題)

第1の従来例は、所望の拡散層斯面形状を得る ために複数回の拡散工程を必要とするため、製造

きが大きくなり、歩留りが低下してコスト高になるという問題があった。

そこで、この発明は、十分な耐圧を確保することができるとともに小さなバイアス電圧範囲で大きな容量変化幅を得ることができ、また高い加工 精度を得ることができて特性のばらつきが小さく、 さらに信頼性を向上させることのできる可変容量 奈子を提供することを目的とする。

[発明の構成]

(課題を解決するための手段)

この発明は上記課題を解決するために、半導体 基板に、結晶面選択エッチングを含むエッチング により形成された断面逆三角形の領域における傾 針状側面部が絶縁された島状領域を形成し、バイ アス電圧に応じて前記半導体基板の深さ方向に拡 かる空乏層を可変容量として利用する可変容量が を前記爲状領域内に形成してなることを要旨とす る。

(作用)

可変容量部が、断面逆三角形で傾斜状側面部が

プロセスが非常に複雑となり、製造コストが止り、 また歩留り低下を引起して現実性に乏しいという 問題があった。

第2の従来例では、ダイオードを构成する P・N接合の周辺部が P・N・接合となって十分な耐圧がとれないという問題があった。

この耐圧の問題を解決するようにした第3の従来例では、周辺部の P・N 一接合による空 乏 層が容 型に 影響して十分な容 型変 化幅が とれない という 問題があった。

耐圧低下及び容量変化幅の低下を防止するようにしたメサ型構造の第4の従来例では、保護膜を熱酸化法等の高温処理で形成すると、特にP・ 層の拡散プロファイルが変化するため、これを採用することができず、案子の信頼性を高める上で問題があった。

また、反応性イオンエッチングにより複数の満を形成して空乏層の機方向への拡がりを防止するようにした第5の従来例では、済の加工精度を十分制御することが困難となるため、特性のばらつ

(実施例)

以下、この発明の実施例を図面に基づいて説明する。

第1 図ないし第3 図は、この発明の第1 実施例を示す図である。

まず、第1図を用いて、可変容量案子の構成を 説明すると、N* 基板1の上にエピタキシャル成 長により低不純物激度のN「暦2が形成されて半 事体基板3が構成されている。半導体基板3の主 面には、断面が菱形状の海4、5が所要間隔をおいて形成され、この両海4、5により、断面逆三 角形の島状領域6が形成されている。海4、5の 内面には酸化シリコン膜7が形成され、さらにそ の内部には、多結晶シリコン8が埋込まれている。 上記の酸化シリコン膜7により、島状領域6の傾 斜状側面部は他の領域から絶縁されている。

そして、島状領域6の表面部に高不純物艰度のP・拡散暦9が形成され、このP・拡散暦9とN・暦2とのP・N・接合により、可変容量部が形成されている。P・拡散暦9の表面部及びN・基板1の衰面部には、それぞれ電極11、12が形成されている。13は酸化シリコン膜、14は表面保護用のPSG膜である。

次いで、第2図を用いて、製造方法の一例を説明することにより、その構成をさらに詳述する。なお、以下の説明において、(a)~(f)の各項目記号は、第2図の(a)~(f)のそれぞれに対応する。

コン膜7を約5000人の厚さに形成する。次いで減圧CVDにより、多結晶シリコン8を2μm以上惟積することによって海4、5の少なくとも上部を埋込む。

(e) 館水ヒドラジンをエッチング液とするシリコンエッチングにより多結晶シリコン 8をエッチバック し表面を平坦化する。次いで、表面を酸化して約500人の酸化シリコン 顧13を形成し、さらにフォトリソグラフィにて酸化シリコント 13をバターニングしてから、例えばボロンを不動物とする不動物拡散法及び無処理によって島状領域6の表面部に深さ3μmの高不能物複度のP・拡散層9を形成する。

(f) 酸化した後、配線コンタクト用の孔開けを行い、真空蒸着により、Agを形成し、バターニングを行うことによって、P・拡散層9の上に電極(配線層)11を形成する。また、N・基板1の裏面には、Ag、Ni、Agを順に蒸着して電極12を形成する。さらに、裏面部には、CVD法により、裏面保護用のPSG腺14を約1μm

(C) 構 1 6、 1 7 の内面を K O H 水溶液の エッチング液を用いて結晶面選択エッチングを施すと、 (1 1 1) 面で 著しくエッチレート が 遅くなるので、 (1 1 1 1) 面で 囲まれた断面 菱形状の 満4、 5 が形成される。このとき、 半導体 基板 3 の 表面に 対する 満4、 5 内面の 傾斜角は 5 4. 7 * である。この両 満4、 5 により、 断面 逆三角形の 島状領域 6 が形成される。

切 熱酸化により満4、5の内面に、酸化シリ

の厚さに形成し、最後に外部配線引出し用のバッド18の開口を行う。

なお、この実施例では(100)面の半導体基板を用いでいるので、前途したように、滴4、5内面の傾斜角は54.7°になるが、必要に応じて他の結晶方位の半導体基板、例えば(110)面等の半導体基板を用いることも可能である。このときの淌4、5内面の傾斜角は36.26°となる。

次に作用を説明する。

 直線に近づけるためには空乏層の拡がりが表面から深くなる程先細り形状となるように拡散層の断面形状や浪度勾配を選択する必要がある。

第3図は、CーV特性を比較例とともに示している。同図中、A特性線はこの実施例のもの、B特性線は比較例としての従来のプレーナ型の可変容量ダイオード特性である。この実施例のものは、高逆パイアス時の容量変化が、プレーナ型のものに比べてかなり直線に近づき、且つ小さな電圧変化幅で大きな容量変化幅が得られている。

蚕変化は大きくなる。

第5図ないし第7図には、この発明の第3実施 例を示す。

次いで、第6図を用いて、その製造方法の一例を説明する。

(100) 節の P* 基板 23を準備し、これに 約5μm厚さの N型隔 24をエピタキシャル成長 させる。引き続いて約4μm厚さの N* 層 25、 約7μmの N型層 26を順次エピタキシャル成長 させて半導体基板 27を構成する(同図 Φ)。 次いで、第4図には、この発明の第2実施例を示す。なお、第4図及び後述の各実施例を示す図において、前記第1図及び第2図における部材及び部位等と同一ないし均等のものは、前記と同一符号を以って示し、重複した説明を省略する。

この実施例は、可変容量部にMOS製構造が用いられている。島状領域6の表面にゲート酸化腺21を介してゲート電極22が形成され、このゲート酸化腺21及びゲート電極22によりMOS型構造が構成されている。ゲート酸化腺21は、熱酸化法により厚み約1000点に形成されている。

この実施例の可要容量常子は上述のように構成されているので、ゲート電極22に負の電圧が加わるように、両電極12、22間に直流地圧を印加すると、ゲート電極22直下のN「層中に空芝層が形成され電圧が高くなるに従って深さ方向に拡かる。そして、前記第1実施例の場合と同様に、空芝屬の拡がりは断面菱形状の分離清4、5により制限を受けるため、高電圧印加時においても容

反応性イオンエッチングにより、深き16μm、海間隔14μmの2つの垂直の満を形成した後、KOH水溶液等を用いた結晶面選択エッチングにより、上記垂直の満を断面菱形状の海28、29、31により、約3年で、各海28、29、31になって、各海28、29、31、32の内面に設化シリコン展7を形成して、その内面部を絶縁する(間図切)。

反応性イオンエッチングにより、満32の底部の設化シリコン膜7を除去し、続いて減圧CVD法によるモノシランの熱分解により、各滴28。29、31、32を多結晶シリコン8で埋込む。さらに表面上の多結晶シリコン8を除去し平坦化したのち、島状領域61の表面部に不純物熱拡散法によりP・拡散層9を形成する(简図(C))。

熱酸化法とフォトエッチングにより酸化シリコン膜13を表面に形成し、真空蒸着法により、金

関膜を半導体基板 2 7 の 表裏に形成する。 表面の 金属版をパターニングして電極(配線層) 1 1 、 3 3 を形成した後、 C V D 法により 表面保護用の P 5 G 限 1 4 を堆積し、これをパターニングして 外部配線引出し用の窓を形成して製造工程を終る (同図(d))。

製造工程を終えた半導体基板27中には、第7別に示すような等価回路が形成され、端子Dに正の電圧を印加することによって空乏展は半導体基板27の表異から内部に向って対称的に拡がる。このため、DーE間、DーF間のCーV特性は対称性に優れ、従ってEーF間には容量変化幅の大きなCーV特性が得られる。

また、デバイス形状を決定する断面菱形状の滞 28、29、31は、結晶面選択性の非常に優れ たアルカリエッチング液を用いて高精度に形成す ることができるため、半導体基板27内に形成さ れる2つのP*Nダイオードの特性は極めて良好 に一致する。

さらに、N+ 屑25、即ち両ダイオードのカソ

W * 1 / d * ... (i)

となる。ここに、 K は空乏暦領域 3 4 の形状で決る値である。通常、空乏曆容胜 C は、

C b A · V i /n … (2) と表わされる。ここに、A は接合面積、 V は印加バイアス配圧、 n は接合の浪度勾配で決る値である。したがって、上記(1)、 (2) 式における K と n を適当に選ぶことにより、 C ー V 特性をさらに直線に近付けることが可能となる。

第9図には、この発明の第5実施例を示す。まず、同図のは、前記第3実施例の2つのP*Nダイオードを対向接続した3端子型の可変容量ダイオードを、半導体基板27中にさらに多数個がである。同図の中、61~66は、断面菱形はののよりを半導体基板27中に多数個形成び三角形の路状の路域である。また、35は可変容量ダイオード系

前述したように、各島状領域61~66は、加

ード電極にパイアスを印加する際のパイアス抵抗 は満32に埋込まれた高抵抗多特品シリコン 8 を そのまま使用できるので新たに抵抗を作り込む必 要がない。

をして、さらに、2つのダイオードは半導体装板27内に縦方向に構成されているので、半導体装板27表面の面積利用効率が非常に高い。即ち、1個分のダイオード面積で2個のダイオードを形成することができ、集積度の向上を図ることができる。

第8図には、この発明の第4実施例を示す。

この実施例は、前紀第1実施例(第1図)において、酸化シリコン酸7の厚みを必要に応じて厚くしたものである。同図中、7aは酸化シリコン酸が厚い場合を示している。

酸化シリコン膜7の厚みが増すにしたがって同図中に示すように、島状領域内下辺ずの厚みが増加し、空乏層領域34の形状は、その幅Wと深さ
dの関係が次第に

工精度の高い結晶面選択エッチングにより形成されるため、各島状領域61~66に形成されたダイオード素子の特性はらつきが非常に小さくなる。従って多段構成の帯域可変フィルタや多数のチューニングセクションを有するフロントエンド等を製作する際のトラッキングエラーを極めて小さくできるため、トラッキング調整を簡素化することができる。

第9図似は、断面逆三角形の鳥状領域67を酸化シリコン酸7により他の領域から完全に分離するようにしたものである。従って周囲の半導体装板領域と鳥状領域67周士が電気的に絶縁分離されるため、分離特性、特に高周波における寄生容量を十分低くすることができ、また、複数の素子を集積する上で存利な構造となる。

[発明の効果]

以上説明したように、この発明によれば、その 構成を、半導体基板に、結晶面選択エッチングを 含むエッチングにより形成された断面逆三角形の 領域における傾斜状側面部が絶縁された腐状領域を形成し、バイアス選圧に応じて前記半導体基板の深さ方向に拡かる空乏層を可変容異として利用する可変容量部を前記島状領域内に形成したため、次のような諸効果が得られる。

3、27:半海体基板、

6、61、62、63、64、65、66: 島 状領域、

7:酸化シリコン膜(絶鞣膜)、

9 : 可変容盤部としての P * N * 接合を形成する P * 拡散圏、

21:ゲート酸化膜、


22:ゲート酸化腺とともに可変容量部として のMOS型構造を構成するゲート電極。

代理人 弁理士 三 好 秀 和


特に商周波における寄生容量を十分に低くすることができ、またこれと同時に複数の案子を集積化する上で有利となる。


4. 図面の簡単な説明


第1四ないし第3回はこの発明に係る可変容量 第子の第1実施例を示す図で、第1図は経断面図、 第2図は製造方法の一例を示す工程図、第3図は C-V特性を比較例とともに示す特性図、第4図 はこの発明の第2実施例を示す機断面図、第5図 はこの発明の第3実施例を示す要部斜視図、第6 図は上記第3実施例の製造方法の一例を示す工程 図、第7図は上記第3実施例の等価回路を説明す るための図、第8図はこの発明の第4実施例を示 す要部級断面図、第9図はこの発明の第5実施例 を示す図、第10回は可要容量素子の第1の従来 例を示す図、第11図は上記第1の従来例のC--V特性を示す特性図、第12図は第2の従来例を 示す級斯面図、第13回は第3の従来例を示す級 断面図、第14図は第4の従来例を示す縦断面図、 第15図は第5の従来例を示す級断面図である。





第1図




















第 4 🗵


第 5 図





特閒平3-147375 (10)
























第9図




第11図









第15 図